東芝3D芯片堆疊策略：像建樓一樣造閃存
東芝正在打造高層閃存和ReRAM芯片深刻認識，預計原型樣本將于明年推出方式之一。
高層或3D芯片的想法是：我們可以回避閃存或內(nèi)存芯片存儲密度增加的局限性建言直達，將它們向上堆疊說服力，從而增加存儲密度，就像高層住宅能夠居住更多人一樣性能。
從Nikkei Electronics得知初步建立，東芝正在使用一種NAND、其p-BiCS技術(shù)以及ReRAM(阻性RAM)來構(gòu)建3D堆疊供給，ReRAM是NAND潛在的替代技術(shù)的方法，它結(jié)合了RAM和NAND的屬性來提供字節(jié)尋址能力、DRAM級速度和NAND非易失性進行探討。
正如下圖所示落到實處，3D閃存包含NAND堆疊層，它們通過通信孔(TSV或者Through Silicon Via)的來鏈接到堆椩佾@；亩褩產品和服務？刂破鲬脭U展。這并不是將NAND芯片堆疊在另一個芯片之上體驗區，而是在單個芯片中堆疊NAND層增多。
東芝3D芯片堆疊策略：像建樓一樣造閃存
東芝p-BiCS技術(shù)
東芝的p-BiCS NAND有一個50納米大小的洞和16層，東芝的首席工程師Masaki Momodomi表示有望，當使用超過15層時進一步推進，假設(shè)是類似的容量水平的話，p-BiCS要比普通的NAND更便宜方案。該公司計劃在明年提供128Gbit和256Gbit原型樣本應用的選擇，在2014年提供工程樣本，在2015年進行量產(chǎn)左右，我們還需要等待兩年才能在市面上看到這個產(chǎn)品背景下。
ReRAM技術(shù)也是類似的時間表。它比NAND有更快的寫入時間可靠保障，東芝認為ReRAM能夠發(fā)揮與p-BiCS不同的作用自然條件，它將用于比p-BiCS更接近CPU的未知，STT-RAM用于SSD中的高速緩存開展。Objective Analysis的Jim Handy表示：“ReRAM將被用于高性能應(yīng)用程序互動互補，它們的寫入速度快于NAND，它們是隨機訪問設(shè)備意向，而NAND不是意料之外，它們不需要ECC，這些都能夠帶來更快性能形式。”
東芝的ReRAM技術(shù)的原型樣本置之不顧、工程樣本和量產(chǎn)時間將于p-BiCS基本一致。東芝展示了64Gbit ReRAM設(shè)備的圖片足了準備，但東芝計劃提供相當容量的p-BiCS和ReRAM快速融入。
東芝計劃減小現(xiàn)有1Xnm(19納米)NAND單元的大小，將于今年推出1Ynm(據(jù)我們了解18-14納米)系統，明年推出1Znm(10-13納米)產(chǎn)品增強。
Handy表示：“所有這些新技術(shù)(MRAM、ReRAM交流等、FRAM等)都比NAND有更好的表現(xiàn)(BiCS是NAND的一種)更加廣闊，但更加昂貴。對于內(nèi)存而言提高，成本就是一切可以使用，這些替代品在這方面并沒有做好。這些技術(shù)的承諾是它們能夠跨越過去NAND的擴展限制紮實，如果真的是這樣的話效高化，它們最終將比NAND更便宜新體系。”
“東芝談到1y和1z，19納米后的工藝創造。我懷疑NAND大約會在10納米停止擴展不難發現，但BiCS將導致NAND價格繼續(xù)下降。”
我們會繼續(xù)看到NAND尺寸下降嗎?還是通過3D從NAND的堆疊中獲得更多容量?Handy表示：“最新的ITRS(國際半導體技術(shù)發(fā)展路線圖)為NAND指出了兩個不同的方向設備製造，垂直(BiCS)和傳統(tǒng)發展需要。行業(yè)真的不知道未來將如何發(fā)展，但讓我們拭目以待管理。”
本文來源于網(wǎng)絡(luò)顯示，如有侵權(quán)，請聯(lián)系我刪除效率和安。